计算机组成原理 3、储存器及储存原理

存储器概述

存储器分类

存储器是计算机系统中的记忆设备，用来存放程序和数据。

构成存储器的存储介质，目前主要采用半导体器件和磁性材料。

存储器中最小的存储单位，就是一个双稳态半导体电路或磁性材料的存储元（位），它可存储一个二进制代码。

由若干个存储元组成一个存储单元，然后再由许多存储单元组成一个存储器。

• 根据存储材料的性能及使用方法不同，存储器有各种不同的分类方法：

1. 按存储介质分
2. 按存储方式分
3. 按信息的可保存性分
4. 按在计算机系统中的作用分

按存储介质分:

半导体存储器：用半导体器件组成的存储器。

如RAM、ROM，用作主存。

磁表面存储器：用磁性材料做成的存储器。

如磁盘、磁带，用作辅存。

激光存储器：信息以刻痕的形式保存在盘上，用激光束照射盘面，靠盘面的不同反射率来读信息。

光盘（只读性光盘CD-ROM、只写一次型光盘WORM等），用作辅存。

按存储方式分类:

随机存储器（RAM）：

任何存储单元的内容都能被随机存取，且存取时间和存储单元的物理位置无关。（主存）

只读存储器（ROM）：

是一种对其内容只能读不能写入的存取器，即预先一次写入的存取器。一旦写入长期保存。

• 写入方式不同：掩模ROM(MROM)，可编程ROM(PROM)，可擦除可编程ROM(EPROM)等

串行访问存储器（Sequence Access Storage）：

只能按某种顺序来存取，存取时间和存储单元的物理位置有关。又可分为2种：

• 顺序存取存储器（SAM）：完全的串行访问，如磁带
• 直接存取存储器（DAM）： 部分串行访问，如磁盘存储器，介于顺序存取和随机存取之间。

按信息的可保存性分类

非永久记忆的存储器：断电后信息即消失的存储器。（主存中的RAM）

永久记忆性存储器：断电后仍能保存信息的存储器。 （辅存，ROM）

按在计算机系统中的作用分类

根据存储器在计算机系统中所起的作用，可分为主存储器、辅助存储器、高速缓冲存储器、控制存储器等。

$$存储器\begin{cases} 主储存器\begin{cases} RAM\begin{cases} SRAM\rightarrow Cache\\ DRAM\rightarrow 主/内存 \end{cases}\\ ROM\begin{cases} MROM(Masked mode read-only memory) \\ PROM (program ROM)\\ EPROM(Erase PROM)\\ E2PROM(Electronic Erase PROM) \end{cases} \end{cases}\\ 辅助储存器\begin{cases} 磁盘\begin{cases} 硬盘\\ 软盘（在PC机中已淘汰） \end{cases}\\ 磁带\\ 光盘\begin{cases} CD-ROM\\ WORM(Write Once Read Many)\\ EOD(electro-optical disk) \end{cases}\\ U盘 \end{cases} \end{cases}$$

存储器的分级结构

中央处理器能直接访问的存储器称为内部存储器，它包括高速缓冲存储器和主存储器。

中央处理器不能直接访问外存储器，外存储器的信息必须调入内存储器后才能为中央处理器进行处理。

为了解决对存储器要求容量大，速度快，成本低三者之间的矛盾，目前通常采用多级存储器体系结构，即使用高速缓冲存储器、主存储器和外存储器。

存储器的用途和特点

名称	简称	用途	特点
高速缓冲存储器	Cache	高速存取指令和数据	存取速度快，但存储容量小
主存储器	主存	存放计算机运行期间的大量程序和数据	存取速度较快，存储容量不大
外存储器	外存	存放系统程序和大型数据文件及数据库	存储容量大，位成本低

内存与外存的关系及比较

1. $外储存器\rightarrow 内储存器：$任务启动时，执行该任务的程序和数据从外存成批传到内存
2. $内储存器\rightarrow CPU：$CPU从内存中逐条读取该程序的指令及相关的数据
3. $CPU:$逐条执行指令，按指令要求完成对数据的运算和处理
4. $CPU\rightarrow 内储存器：$将指令的运算处理结果送回内存保存
5. $内储存器\rightarrow 外储存器：$任务完成后，将处理得到的全部结果成批传送到外存以长久保存

• 外储存器（简称外存或辅存）：

存取速度慢

成本低、容量很大

不与CPU直接连接，程序运行时，外存中的程序及相关数据须先传送到内存，然后才能被CPU使用。

属于非易失性存储器(Nonvolatile)，用于长久存放系统中几乎所有的信息

• 内存储器（简称内存或主存）:

存取速度快

成本高、容量相对较小

直接与CPU连接，CPU(指令)可以对内存中的指令及数据进行读、写操作

属于易失性存储器(volatile)，用于临时存放正在运行的程序和数据

主存储器

主存储器的技术指标

主存储器的性能指标主要是存储容量、存取时间、存储周期。

1. 存储容量

在一个存储器中可以容纳的主存储器的单元总数通常称为该存储器的存储容量。存储容量通常用字节，符号为B（Byte）作单位。

1. 存取时间（Memory Access Time）

信息存入存储器的操作叫写操作，从存储器取出信息的操作叫读操作，读/写操作统称作“访问”。

从存储器接收到读（或写）申请命令到从存储器读出（或写入）信息所需的时间称为存储器访问时间或称存取时间，用$T_A$表示。

1. 存取周期（Memory Cycle Time）

另一个与存取时间指标相近的速度指标是存取周期，用$T_M$表示，$T_M$表示存储器作连续访问操作过程中一次完整存取操作所需的全部时间。所以存取周期是指连续启动两次独立的存储器操作（如连续两次读操作）所需间隔的最小时间。通常存取周期略大于存取时间，即$T_M$> $T_A$。

存取周期=存取时间+恢复时间

主存储器的主要几项技术指标

指标	含义	表现	单位
存储容量	在一个存储器中可以容纳的存储单元总数	存储空间的大小	字数，字节数
存取时间	启动到完成一次存储器操作所经历的时间	主存的速度	ns
存储周期	连续启动两次操作所需间隔的最小时间	主存的速度	ns
存储器带宽	单位时间里存储器所存取的信息量	数据传输速率技术指标	位/秒，字节/秒

例：数据总线16位，即一次可存取16位，存取周期100ns，所以存储器带宽是：$16\times（1\times 10^9）/ 100\div 8=2\times 10^7 Byte/s$，即20MB/s.

主存储器的基本结构

• 它由存储体加上一些外围电路构成。
• 外围电路包括地址译码驱动器、数据寄存器和存储器控制电路等。

补充：存储器基本术语

记忆单元 （存储基元 / 存储元 / 位元） （Cell）

具有两种稳态的能够表示二进制数码0和1的物理器件

存储单元 / 编址单位（Addressing Unit）

主存中具有相同地址的那些位构成一个存储单元，也称为一个编址单位

存储体/ 存储矩阵 / 存储阵列（Bank）

所有存储单元构成一个存储阵列

编址方式（Addressing Mode）

对存储体中各存储单元进行编号的方式

• 按字节编址（基本上现代计算机都按字节编址）
• 按字编址（早期有机器按字编址）

1字节=8bit，对于不同的计算机字长不同，比如32位机字长为32bit

存储器地址寄存器（Memory Address Register - MAR）

用于存放主存单元地址的寄存器

存储器数据寄存器（ Memory Data Register-MDR(MBR) ）

用于存放主存单元中的数据的寄存器

补充：存储器基本术语

机器字长

运算器中参加运算的寄存器的位数，即：数据通路的宽度。

存储字

存储芯片中的一个读写单位，一般等于芯片的数据线宽度。

（注：最好存储器按机器字长组织成一个“自然”单位。它的长度一般应等于一个数或指令的位数。但很多机器的数据和指令都是变长的。）

编址单位

一个存储单元的位数。现在都按字节编址，即编址单位为8位。

传输单位

对主存而言，指一次从主存读出或写入的数的位数，它可以不等于存储字的长度，也可不等于编址单位。

对外存而言，数据通常按块传输，传输单位为块。

（例如：386/486等，其编址单位为字节，字长为32位，单字位数为16位，但传输单位可以是8/16/24/32位。）

主存储器的基本操作

“读”操作和“写”操作。

设连接CPU里地址寄存器的地址总线有k位，则主存容量则为$2^k$个字。

设连接CPU里数据寄存器的数据总线有n位，则字长则为n位。

综上，主存容量为$2^k \times n$位

半导体存储器芯片

半导体存储器的分类

$$工艺\begin{cases} 双极型晶体管:速度很快、功耗大、容量小\\ MOS型\begin{cases} 静态MOS\\ 动态MOS \end{cases}:功耗小、容量大 \end{cases}$$ $$存储信息原理\begin{cases} 静态存储器SRAM（双极型、静态MOS型）:\\ \quad 依靠双稳态电路内部交叉反馈的机制存储信息。\\ \quad 功耗较大,速度快,做Cache。\\ 动态存储器DRAM（动态MOS型）: \\ \quad 依靠电容存储电荷的原理存储信息。\\ \quad 功耗较小,容量大,速度较快,做主存. \end{cases}$$

静态MOS存储器(SRAM)

静态MOS存储器的组成

1. 存储体：存储单元的集合。

在较大容量的存储器中，往往把各个字的同一位组织在一个集成片中。同一位的这些字通常排成矩阵的形式。

通常用X选择线(行线)和Y选择线(列线)的交叉来选择所需要的单元。

1. 地址译码器

   将用二进制代码表示的地址转换成输出端的高电位，用来驱动相应的读写电路，以便选择所要访问的存储单元。地址译码有两种方式。

• 单译码方式：n位地址线，经过一维译码后，有$2^n$根选择线。适用于小容量存储器
• 双向译码方式：n位地址分为行、列地址分别译码。适用于大容量存储器

1. 读/写电路

2. 控制电路

静态MOS存储器芯片（Intel 2114）:1K×4位

1. 位扩展：

1. 字扩展

1. 字位同时扩展

1. 存储器的读、写周期

在与CPU连接时，CPU的控制信号与存储器的读、写周期之间的配合问题是非常重要的。

读周期: 与读出时间是两个不同的概念。

读出时间$t_A$是从给出有效地址到外部数据总线上稳定地出现所读出的数据信息所经历的时间。

读周期时间$t_{RC}$则是存储片进行两次连续读操作时所必须间隔的时间，它总是大于或等于读出时间$t_A$。

读周期=读出时间+恢复时间

写周期: 要实现写操作，要求片选CS和写命令WE信号都为低，并且CS信号与WE信号相“与”的宽度至少应为写数时间$t_W$。

写入时间$t_A$是从给出有效地址到内部数据总线上稳定地出现所写入的数据信息所经历的时间。
写周期时间$t_{WC}$则是存储片进行两次连续写操作时所必须间隔的时间，它总是大于或等于写入时间$t_A$。

写周期=写入时间+恢复时间

动态MOS存储器(DRAM)

动态MOS RAM芯片2116:16K×1位

DRAM的刷新

定义：定期向电容补充电荷——刷新。

原因：动态存储器依靠电容电荷存储信息,隔一段时间电容电荷会泄放，需定期向电容
补充电荷，以保持信息不变。

刷新周期：从上一次刷新结束到下一次对整个DRAM全部刷新一遍为止，这一段时间间隔称为刷新周期。

刷新操作：即是按行来执行内部的读操作。由刷新计数器产生行地址，选择当前要刷新的行，读即刷新(字选择线为“1”，存储在电容C上的电荷，通过T1输出到数据线上，通过读出放大器即可得到存储信息)，刷新一行所需时间即是一个存储周期。

刷新行数：单个芯片的单个矩阵的行数。

对于内部包含多个存储矩阵的芯片，各个矩阵的同一行是被同时刷新的。

对于多个芯片连接构成的DRAM，DRAM控制器将选中所有芯片的同一行来进行逐行刷新。

单元刷新间隔时间：DRAM允许的最大信息保持时间；一般为2ms，4ms,8ms。
刷新方式：集中式刷新、分散式刷新和异步式刷新。

例：64K×1位DRAM芯片中，存储电路由4个独立的128×128的存储矩阵组成。设存储器存储周期为500ns，单元刷新间隔是2ms。

集中式刷新：用在实时要求不高的场合。

2ms÷500ns=4000个存储周期

在2ms单元刷新间隔时间内，集中对128行刷新一遍，所需时间128×500ns=64μs，其余时间则用于访问操作。

在内部刷新时间（64μs）内，不允许访存，这段时间被称为死时间。

分散式刷新:用在低速系统中。

在任何一个存储周期内，分为访存和刷新两个子周期。

• 访存时间内，供CPU和其他主设备访问。

• 在刷新时间内，对DRAM的某一行刷新。

分散式刷新的存储周期为存储器存储周期的两倍，即500ns×2＝1μs。

刷新周期为128× 1 μ s ＝128 μ s。在2ms的单元刷新间隔时间内，对DRAM刷新了2ms÷128μs≈15.625遍。

异步式刷新:用在大多数计算机中。

异步刷新采取折中的办法，在2ms内分散地把各行刷新一遍。

避免了分散式刷新中不必要的多次刷新，提高了整机速度；同时又解决了集中式刷新中“死区”时间过长的问题。

刷新信号的周期为2ms/128=15.625μs。让刷新电路每隔15.625μs产生一个刷新信号，刷新一行。

DRAM存储器的特点:

• 使用半导体器件中分布电容上有无电荷来表示0和1代码。
• 电源不掉电的情况下，信息也会丢失，因此需要不断刷新。
• 存取速度慢，集成度高（容量大），价格低。
• 常用作内存条。

SRAM和DRAM的对比:

比较内容	SRAM	DRAM
存储信息0和1的方式	双稳态触发器	极间电容上的电荷
电源不掉电时	信息稳定	信息会丢失
刷新	不需要	需要
集成度	低	高
容量	小	大
价格	高	低
速度	快	慢
适用场合	Cache	主存

半导体只读存储器

1. 掩模式只读存储器(Mask ROM)

MROM的存储元可以由半导体二极管、双极型晶体管或MOS电路构成。它是由制造厂家在生产过程中按要求做好的，用户不能修改。

1. 可编程只读存储器(PROM)

2. 可擦除可编程只读存储器(EPROM)

EPROM是采用浮栅技术生产的可编程存储器，它的存储单元多采用N沟道叠栅MOS管，信息的存储是通过MOS管浮栅上的电荷分布来决定的，编程过程就是一个电荷注入过程。编程结束后，尽管撤除了电源，但是，由于绝缘层的包围，注入到浮栅上的电荷无法泄漏，因此电荷分布维持不变，EPROM也就成为非易失性存储器件了。

当外部能源（如紫外线光源）加到EPROM上时，EPROM内部的电荷分布才会被破坏，此时聚集在MOS管浮栅上的电荷在紫外线照射下形成光电流被泄漏掉，使电路恢复到初始状态，从而擦除了所有写入的信息。这样EPROM又可以写入新的信息。

1. 电可擦除电可改写的只读存储器

$E^2PROM$也是采用浮栅技术生产的可编程ROM，但是构成其存储单元的是隧道MOS管，隧道MOS管也是利用浮栅是否存有电荷来存储二值数据的，不同的是隧道MOS管是用电擦除的，并且擦除的速度要快的多（一般为毫秒数量级）。

$E^2PROM$的电擦除过程就是改写过程，它具有ROM的非易失性，又具备类似RAM的功能，可以随时改写（可重复擦写1万次以上）。目前，大多数$E^2PROM$芯片内部都备有升压电路。因此，只需提供单电源供电，便可进行读、擦除/写操作，这为数字系统的设计和在线调试提供了极大方便。

1. 几种新型存储器

(1)NOVRAM

将SRAM、微型电池、电源检测和切换开关封装在一个芯片中。因此其厚度比普通SRAM芯片要大些，而引脚与普通SRAM芯片兼容。由于采用了CMOS工艺，存在NOVRAM芯片中的数据可以保存10年以上。

(2)Flash Memory

Flash Memory与E2PROM逻辑结构相似，是在EPROM功能基础上增加了电路的电擦除和重新编程能力。
最主要的区别在于存储元的结构和工艺。E2PROM可以进行字节擦除，而Flash Memory不能按字节擦除，只能整块擦除。有USB、IEEE1394、E-SATA等不同接口。闪存卡大概有SmartMedia（SM卡）、Trans-Flash（TF卡）、MultiMediaCard（MMC卡）、Secure Digital（SD卡）、Memory Stick（记忆棒）、XD-Picture Card（XD卡）和微硬盘（MICRODRIVE）这些闪存卡虽然外观、规格不同，但是技术原理都是相同的。

几种非易失性存储器的比较

存储器	类别	擦除方式	能否单字节修改	写机制
MROM	只读	不允许	否	掩膜位写
PROM	写一次读多次	不允许	否	电信号
EPROM	写多次读多次	紫外线擦除，脱机改写	否	电信号
$E^2PROM$	写多次读多次	电擦除，在线改写	能	电信号
Flash Memory	写多次读多次	电擦除，在线改写	否	电信号

主存储器组织 （重点）

存储器与CPU的连接

高速缓冲存储器

什么是Cache存储系统

1. Cache的功能与基本原理

Cache的功能

Cache是指位于CPU和主存之间的一个高速小容量的存储器，一般由SRAM构成。

Cache功能：用于弥补CPU和主存之间的速度差异，提高CPU访问主存的平均速度。

设置Cache的理论基础，是程序访问的局部性原理。

Cache的内容是主存部分内容的副本，Cache的功能均由硬件实现，对程序员是透明的。

Cache的基本原理

CPU与Cache之间的数据交换是以字为单位，而Cache与主存之间的数据交换是以块为单位。一个块由若干定长字组成的。

当CPU读取主存中一个字时，便发出此字的内存地址到Cache和主存。

此时Cache控制逻辑依据地址判断此字当前是否在 Cache中：若在(称为命中)，此字立即传送给CPU；若不在(称为不命中)，则用主存读周期把此字从主存读出送到CPU，与此同时，把含有这个字的整个数据块从主存读出送到Cache中。由始终管理Cache使用情况的硬件逻辑电路来实现LRU替换算法。

Cache是一种小容量高速缓冲存储器，它由SRAM组成

Cache直接制作在CPU芯片内，速度几乎与CPU一样快

程序运行时，CPU使用的一部分数据/指令会预先成批拷贝在Cache中，Cache的内容是主存储器中部分内容的映象

当CPU需要从内存读(写)数据或指令时，先检查Cache，若有，就直接从Cache中读取，而不用访问主存储器

主存分成若干大小相同的块，称为主存块(Block)，Cache也被分成相同大小的块，称为Cache行（line）或槽（Slot）

Cache的命中率

增加Cache的目的，就是在性能上使主存的平均读出时间尽可能接近Cache的读出时间。因此，Cache的命中率应接近于1。由于程序访问的局部性，这是可能的。

在一个程序执行期间，设$N_c$表示Cache完成存取的总次数，$N_m$表示主存完成存取的总次数，H定义为命中率，则有

$$H=\frac{N_c}{N_c+N_m}$$

EAT(有效访问时间)$t_a=H\times t_c+(1-H)\times t_m$

例如，假设一个主内存访问时间为100ns的系统，由一个访问时间为10ns、命中率为99%的缓存支持。

$ta=0.99\times (10ns) + 0.01\times (100ns) = 9.9ns + 1ns \approx 11ns
$

Cache如何实现

Cache的容量很小，它保存的内容只是主存内容的一个子集，且Cache与主存的数据交换是以块为单位。

地址映射即是应用某种方法把主存地址定位到Cache中。

址映射方式有三种：

• 直接方式

  多对一的映射关系，但一个主存块只能拷贝到cache的一个特定行位置上去。

  优点：硬件简单，容易实现

  缺点：命中率低， Cache的存储空间利用率低

• 全相联方式

  主存的一个块直接拷贝到cache中的任意一行上

  优点：命中率较高，Cache的存储空间利用率高

  缺点：线路复杂，成本高，速度低

• 组相联方式

  将cache分成u组，每组v行，主存块存放到哪个组是固定的，至于存到该组哪一行是灵活的
  组间采用直接映射，组内为全相联

  硬件较简单，速度较快，命中率较高

Cache的命中率如何？

命中率相当高

Cache为什么能有这么高的命中率？

存储的空间局部性、进程被执行时间局部性、指令的顺序执行性

Cache和主存的地址如何互换？即CPU是如何访问Cache的

按内容访问

Cache满了怎么办？

替换策略

直接映射 Cache:

映射唯一，无需考虑替换，毫无选择地用新信息替换老信息

组相联 Cache:

每个主存数据有N个Cache槽可选择，需考虑替换

全相联 Cache:

每个主存数据可存放到Cache任意槽中，需考虑替换

结论：组相联及全相联Cache，可能需要替换。其过程为：

• 从主存取出一个新块
• 选择一个有映射关系的空Cache槽
• 对应的Cache槽已被占满而需要调入新的主存块时，必须考虑从cache槽中调出一个主存块

常用替换策略

• 先进先出（FIFO）策略
• 最近最少使用（LRU）策略

Cache和主存如何持数据一致性问题？

写回策略

写回法(write back)

块移回主存时，只重写在Cache中被改变过的数据

• 优点：Cache与主存间的通信量小
• 缺点：每个字节都得做标记，控制复杂

通写法(write through)

无论是否改变，移回主存时整块覆盖

• 优点：控制简单
• 缺点：Cache与主存间的通信量大

多体交叉存储器

出发点：能够实现同时从存储器取出n条指令(并行访问的需要)

特点：通过改进主存的组织方式，在不改变存储器存取周期的情况下，提高存储器的带宽。

结构特点：多体交叉存储器由M个的存储体（或称存储模块）组成，每个存储体有相同的容量和存取速度，又有各自独立的地址寄存器、地址译码器、读写电路和驱动电路。

地址交叉法

编址方法：交叉编址，即任何两个相邻地址的物理单元不属于同一个存储体，一般在相邻的存储体中；同一个存储体内的地址都是不连续的。

主要有两种：

• 顺序方式

某个模块进行存取时，其他模块不工作；某一模块出现故障时，其他模块可以照常工作；通过增添模块来扩充存储器容量比较方便。

但各模块串行工作，存储器的带宽受到了限制。

• 交叉方式

地址码的低位字段经过译码选择不同的模块，而高位字段指向相应模块内的存储字。

连续地址分布在相邻的不同模块内，同一个模块内的地址都是不连续的。

对连续字的成块传送可实现多模块流水式并行存取，大大提高存储器的带宽。

访问：CPU同时送出的M个地址，只要他们分属于M个存储体，访问就不会冲突；由存储器控制部件控制它们分时使用数据总线进行信息传递。

适合采用流水线方式并行存取，虽然每个存储体的存储周期没变，但是当CPU连续访问一个字块时，可以大大提高存储器的带宽。

虚拟存储器

什么是VM（虚拟存储器的基本概念）

虚拟存储器是建立在主存-辅存物理结构基础之上，由附加硬件装置以及操作系统存储管理软件组成的一种存储体系，它把主存和辅存的地址空间统一编址，形成一个庞大的存储空间。

虚地址和实地址

实地址：实际的主存储器单元的地址，即主存地址，或叫物理地址。

虚拟存储器的辅存部分也能让用户象内存一样使用，用户编程时指令地址允许涉及到辅存的空间范围，这种指令地址称为“虚地址”（即虚拟地址），或叫“逻辑地址”。

虚拟存储器的用户程序以虚地址编址并存放在辅存里，程序运行时CPU以虚地址访问主存，由辅助硬件找出虚地址和物理地址的对应关系

主存-外存层次和Cache-主存层次用的地址变换映射方法和替换策略是相同的，都基于程序局部性原理。

如何实现

1. 页式虚拟存储器

页是主存物理空间中划分出来的等长的固定区域。

页式虚拟存储系统中，虚拟空间分成页，称为逻辑页；主存空间也分成同样大小的页，称为物理页。

虚存地址分为两个字段：

逻辑页号、页内行地址

实存地址也分两个字段：

物理页号、页内行地址

虚拟存储器地址到主存地址的变换是由放在主存的页表实现的。

• 优点是页面的起点和终点地址是固定的,方便造页表,新页调入主存也很容易掌握，比段式空间浪费小。
• 缺点是处理、保护和共享都不及段式来得方便。

为了避免页表已保存或已调入主存储器时对主存访问次数的增多，把页表的最活跃部分存放在高速存储器中组成快表。

快表由硬件组成，比页表小得多，只是慢表的小副本。

查表时，由逻辑页号同时去查快表和慢表，当在快表中有此逻辑页号时，就能很快地找到对应的物理页号送入实主存地址寄存器。

1. 段式虚拟存储器

段是按照程序的逻辑结构划分成的多个相对独立部分，作为独立的逻辑单位，各个段的长度因程序而异。

虚拟地址由段号和段内地址组成，为了把虚拟地址变换成实主存地址，需要一个段表。

段表也是一个段，可以存在外存中，但一般是驻留在主存中。

段式虚拟存储器的地址映像：

物理地址=段起始地址+段内偏移量

段表：

段号、段起始地址、装入位(1)、段长

Faults (异常情况)：

缺段（段不存在）：装入位= 0

地址出界： 偏移量超出最大段长

保护违例：访问操作不符合访问方式指定的类型

• 优点是段的逻辑独立性使它易于编译、管理、修改和保护，也便于多道程序共享；某些类型的段具有动态可变长度,允许自由调度以便有效利用主存空间。
• 缺点是因为段的长度各不相同，起点和终点不定，给主存空间分配带来麻烦，而且容易在段间留下许多空余的零碎存储空间，造成浪费。

1. 段页式虚拟存储器

分段后再分页

格式：

基号、段号、页号、页内地址

替换算法 ：

虚拟存储器中的页面替换策略和Cache中的行替换策略有很多相似之处，但有三点显著不同：

(1)缺页至少要涉及一次磁盘存取，读取所缺的页，缺页使系统蒙受的损失要比Cache未命中大得多。

(2)页面替换是由操作系统软件实现的。

(3)页面替换的选择余地很大，属于一个进程的页面都可替换。

虚拟存储器中的替换策略一般采用LRU算法：把“近期最少使用的页”替换出去。

对于将被替换出去的页面是否要进行某些处理？

由于在内存中的每一页在外存中都留有副本，假如该页调入主存后没有被修改，就不必进行处理，否则就把该页重新写入外存，以保证外存中数据的正确性。为此，在页表的每一行应设置一修改位。

存储保护和校验技术

continue。。。